近日，中國科學(xué)院微電子研究所智能感知研發(fā)中心研究員樊曉華團(tuán)隊研發(fā)出一款13位50MS/s的混合型模數(shù)轉(zhuǎn)換器（ADC），品質(zhì)因數(shù)（FOM）達(dá)到國際領(lǐng)先水平。

　　該款A(yù)DC采用了基于量程輔助、逐次逼近、流水線等技術(shù)的混合型架構(gòu)，在國際上首次提出高增益（32倍）PVT不敏感的時間域放大器，顯著降低了ADC的功耗及校準(zhǔn)算法復(fù)雜度，提出了量程輔助的懸空電容陣列開關(guān)算法及預(yù)開窗異步控制邏輯，提高了ADC的轉(zhuǎn)換速率。該ADC在130nm CMOS工藝下流片成功，有效核心面積0.22mm2。測試結(jié)果表明，在1.2V供電、50MS/s轉(zhuǎn)換速率下，輸入信號為2MHz時，ADC的信噪失真比（SNDR）達(dá)71.6dB，無雜散動態(tài)范圍（SFDR）達(dá)84.6dB。該ADC支持可變電源電壓與轉(zhuǎn)換速率，當(dāng)電源電壓從0.8V變化到1.2V時，ADC的轉(zhuǎn)換速率為10-50MS/s，Walden FOM值為4.0-11.3 fJ/conversion-step。

　　此項工作主要由樊曉華、博士張明磊完成，得到美國德克薩斯農(nóng)工大學(xué)教授Edgar Sánchez-Sinencio的支持。該款A(yù)DC可滿足當(dāng)前高速發(fā)展的片上集成系統(tǒng)對低功耗、高速度以及高精度等特性的嚴(yán)格要求，可運用于多種便攜式通信系統(tǒng)的應(yīng)用場景。相關(guān)研究成果已被IEEE Journal of Solid State Circuits接收。

圖1.ADC芯片照片

圖2.不同模式下SFDR/SNDR隨輸入頻率的變化

圖3.FOM值與國際頂級會議（ISSCC/VLSI）的比較